|
||||
AMD由K7向K8邁進,便是為了主攻服務器市場,K8放棄了K7的共享式前端總線架構,同時在繼承K7單核架構的基礎上進行了有力的內部改良,獲得了不小的成功。然而K10由於在單核執行效率上不思進取,因此在單處理器市場被對手的Core微架構打得節節敗退。而Intel的Core微架構也並非無懈可擊,眾所周知,Core微架構源於筆記本平臺,雖然單處理器效能強勁,同時又具備良好的省電性能,因此受到單機和筆記本用戶的青睞。但由於一直采用老舊的前端總線來連接多處理器,因此在以多處理器為主要訴求的服務器市場就顯得有些被動。
為了改變這種狀況,重新在多處理器服務器市場上站穩腳跟。Intel終於放棄了前端總線結構,拿出了新一代集成了內存控制器和QPI點對點連接的微架構。與此同時,為了兼顧到桌面與筆記本市場,Core i7(酷叡i7)也對微內核內部架構進行了增強和調整。而對超頻者而言,這些較大的改動,也使Core i7的超頻體驗變得與過去超頻酷叡2有很大的不同!
幸運的是,我們在Core i7正式發布不久,便拿到了一塊Core i7 EE 965處理器(至尊版)和Intel DX580SO主板。以下,便與大家共同體驗Core i7的風采!文章共分為三個部分:
第一部分詳細地介紹了Core i7在系統架構與內部架構上的變化;
第二部分則通過實際超頻,介紹了Core i7在超頻方法上的變化;
第三部分則測試了默認狀態下的Core i7系統的性能。
本次測試得到Intel、ATi、金邦、宇瞻等硬件廠商人員的大力支持,本地商家方面,金邦售後服務中心、三靈電子、恆泰科技、敏威科技以及永嘉成科技等也給予熱情的支持,在此一並予以感謝!
過去,Intel處理器只能使用並行的前端總線通過北橋與外界交流,這種總線依然采用老舊的AGTL+信號技術。不但總線頻率難以提高,同時也容易在多處理器場合引起處理器—北橋—內存的通路,由於信息傳輸過於繁忙而阻塞。更糟的是由於需要經過北橋訪問內存,因此內存讀寫的延遲較大。
Core i7中則將處理器分為內核外核兩部分,內核部分包含執行核心及其專屬的一級、二級緩存,外核部分則包含共享式三級緩存、集成的內存控制器IMC、QPI接口以及功耗、頻率控制部分。集成的內存控制器將直接與專署的內存交換數據,而由於北橋中不再含內存控制器,所以原來MCH(Memory Control Hub)的名稱也改為IOH。而QPI接口則替代前端總線來與其它處理器和北橋進行連接。
新集成的內存控制器將支持最大三通道配置的DDR3內存子系統,顯著減小內存傳輸延遲,並且比原有的雙通道配置增加最大高達3倍的傳輸帶寬!
而另外一個接口:QPI傳輸帶寬方面,我們將Core i7的QPI與酷叡2的並行前端總線、以及K8、K10的Hyperstransport接口進行了比較。
經過這種設計,不但大大減小了內存延遲,而且也充分緩解了多處理器場合下總線帶寬不足的情況。再配合高效執行的內核,不論對於桌面、服務器系統,都有重大的意義。
同時,由於采用內外核的模塊式設計,因此可伸縮性十足,可以根據需要增減QPI的數量,比如我們手上的這顆Bloomfield核心Core i7 EE-965便有1個QPI接口,而工作站、服務器領域的Bloomfield-EX核心則會有2個QPI接口。有關Core i7可能派生的各種型號,在我們以往的這篇《Nehalem規格總結與處理器實物展示》中,已經對基於Nehalem的四種變型作了介紹,需要了解的朋友可以點擊鏈接查看。
加入共享式三級緩存
另外,與上一代處理器有明顯不同的地方,是在Core i7的緩存設計上。在上一代酷叡2處理器中,采用的是各個核心獨享一級緩存,共享二級緩存的設計方案。而在Core i7上則改變為一、二級緩存獨享,三級緩存共享的設計方案。
容量方面,獨享的一級指令、數據緩存仍與酷叡2一樣,為32/32 KB,讀寫延遲比酷叡2的3周期稍慢,約為4周期,不過Core i7更優秀的內存讀寫延遲可以較好地彌補;二級緩存部分,每個核心獨享256KB容量,讀寫延遲約12周期。三級緩存部分則為共享式,容量8MB,讀寫延遲約30-40周期。
雖然都使用了三級共享式緩存,但與AMD的K10有所不同的是,Core i7的三級緩存采用inclusive(內含式)設計。也就是說在各個核心的一級、二級緩存中的數據,在三級緩存中都會進行保存。而AMD的K10則采用Mostly exclusive(非內含式)設計,一級、二級緩存中的數據並不常在三級緩存中進行備份。
以上是我們使用Everest對Core i7 EE-965所進行的緩存-內存子系統帶寬、延遲的測試,由測試結果可見,內存部分的帶寬都得到顯著提昇,延遲明顯地減少。
除了新的三級緩存之外,用於快速檢索內存的TLB緩存部分也做了大量改良,如增加緩存容量、采取真正的兩級式結構,增加用於SMT技術的虛處理器ID標志位等措施。充分保證增加了三級緩存,並采用SMT技術後仍能保證核心的高效運轉。
SMT技術重新回歸