|
||||
Haswell處理器雖然已經發布了半年多,架構方面的很多細節也都早已公開,但是在內核尺寸、晶體管規模、功能模塊分布、封裝設計、 Crystalwell eDRAM嵌入式緩存等方面,外界仍然所知甚少。在本周的ISSCC2014國際固態電路會議上,Intel終於慷慨地放出了大量技術文檔,揭開了Haswell底層的諸多秘密。
首先是不同版本的官方晶體管數量、內核面積。發布時,Intel僅公布了ULT 2+3(雙核/整合芯片組/GT3核顯)、4+2(四核/無芯片組/GT2核顯)的數據,現在又給出了最大和最小的兩個版本,基本齊了:
Haswell家族中最大個兒的當屬四核心、GT3e核顯加緩存。此前的粗略測量值為處理器264平方毫米、緩存84平方毫米,官方數據則是260、77平方毫米。處理器本身集成了大約17億個晶體管,但緩存用了多少仍然是個謎。
最小巧的是雙核心、GT2,僅僅130平方毫米,消耗了0.96億個晶體管。
ULT 2+2(雙核心/GT2核顯)還是隱藏狀態,但是簡單計算可知,GT3、GT2兩種核顯之間差大約3億個晶體管,因此ULT 2+2的規模差不多應該也是1億個左右。
Haswell內核參數、四核GT2/雙核GT3內核圖(它倆面積很接近)
Haswell五種版本配置、內核面積、晶體管數量
Haswell五種版本的內部模塊分布圖
接下來說說緩存。同樣是22nm 3D工藝制造,每個單元面積0.029平方微米,每平方毫米容量17.5Mb,總容量128MB,分為八個宏(Macro),每個16MB,運行頻率1.6GHz。
Intel宣稱,這些緩存可以帶來10-75%的性能提昇。
在處理器與緩存、處理器與整合芯片組之間,Intel都采用了所謂的OPIO(On-Package IO/整合封裝輸入輸出)互連接口,位寬4×16-bit,其中與緩存之間速率6.4GT/s、帶寬102.4GB/s、功耗1W,而與整合芯片組之間速率2GT/s、帶寬4GB/s、功耗32mW。
處理器與緩存、芯片組之間的距離僅僅1.5毫米,OPIO因此可以做得極其簡單,而且能夠讓產品和工藝更加靈活,並降低平臺功耗和尺寸。
eDRAM緩存內核圖、關鍵參數、性能提昇
雙芯片封裝與互連架構
OPIO接口
處理器與緩存之間的OPIO
OPIO走線布局
OPIO PHY物理層
第三個方面是關於功耗優化的。
內存界面使用了新的堆棧式電源柵極,漏電率只有上一代的百分之一。
Haswell首次做到的FIVR(完全整合電壓控制器)效率相當高,負載時可達90%,而且非常穩定。
切換速度也是極快,進入/恢復睡眠只需0.32微秒,進入叡頻加速更是不過0.1微秒。
Haswell支持多種電源狀態。這裡以TDP 15W的超低功耗版為例,除了傳統的C0、C6、C7之外,還支持三種更深度的狀態:C8,關閉顯示、IO部分,Vin輸入電壓1.2V,功耗77毫瓦;C9,Vin電壓降為零,功耗18毫瓦;C10,電壓控制器優化,功耗18毫瓦。