強力充電：完全解析45納米CPU制作工藝[圖]

二、制程與功耗的矛盾：45納米工藝遭遇漏電危機

　　制作工藝對於CPU微處理器的重要性不言而喻，無論是提高主頻還是集成更多的緩存又或是改進新的核心，這些都需要更為強大的制作工藝作為支橕。一代又一代的微處理器發展史幾乎可以看作是制作工藝的發展史。進入90納米時代之後，業界一度停止發展的腳步，其中晶體管漏電便是主要原因之一。如果無法徹底解決這一問題，那麼今後微處理器的發展之路將會布滿荊棘。

　　1．晶體管連線寬度：90納米後出現危機

　　我們通常所說的CPU納米制作工藝並非是加工生產線，實際上指的是一種工藝尺寸，代表在一塊硅晶圓片上集成所數以萬計的晶體管之間的連線寬度。按技術述語來說，也就是指芯片上最基本功能單元門電路和門電路間連線的寬度。以90納米制造工藝為例，此時門電路間的連線寬度為90納米。CPU生產廠商不遺餘力地減小晶體管間的連線寬度，以提高在單位面積上所集成的晶體管數量。但是，晶體管連線寬度的降低最終容易導致晶體管體積過小，此時也就是我們所說的『漏電』問題。以當前的晶體管生產工藝，如果體積太小，那麼很有可能在『關閉』狀態下仍然是通電的，這樣就會帶來絕對不可接受的電路錯誤。

進入90納米時代後就開始遭遇漏電危機晶圓

　　2．CPU功率提昇：晶體管漏電帶來尷尬

　　晶體管漏電所帶來的危機不僅僅是電路錯誤。隨著芯片中晶體管數量增加，原本僅數個原子層厚的二氧化硅絕緣層會變得更薄進而導致泄漏更多電流，隨後泄漏的電流又增加了芯片額外的功耗。事實上，不僅僅是90納米制作工藝遇到晶體管漏電的難題，65納米和45納米工藝更是面臨艱巨的挑戰。盡管晶體管漏電會導致芯片電路錯誤，但是當漏電現象控制在一定范圍內之時，其實並不影響CPU的整體工作。不過可以肯定的是，晶體管漏電至少造成明顯的功耗提昇，這不僅僅是晶體管本身帶來額外的發熱量，還包括CPU為了解決信號模糊問題而不得不提高的核心電壓。

　　我們可以發現，從0.13微米到0.09微米，不少CPU並未降低核心電壓，其中一部分原因就是為了解決晶體管漏電問題。可是，當CPU電壓無法降低之時，其功耗是很難得到控制的，最典型的例子莫過於AMD Athlon 64。同樣是Socket 754接口的0.09微米工藝，移動平臺的炫龍通過1.0V電壓可以實現25W TPD功耗，而桌面平臺的Athlon 64卻高達62W。盡管這其中有工作主頻和核心步進之間的區別，但是造成如此大的差距，核心電壓的因素絕對不可忽視。至於Intel的Pentium D，在改用65納米工藝之後，核心電壓和功耗均未明顯下調。毫無疑問，未來CPU的制作工藝改革必須建立在降低工作電壓的基礎上，而這也逼迫CPU廠商通過其它途徑來解決晶體管漏電問題。

65納米也沒有讓Pentium D徹底擺脫漏電危機

　　3．Intel 45納米工藝的解決方案

　　進入45納米時代之後，此時所面臨的挑戰更為艱巨。晶體管漏電至少造成明顯的功耗提昇，這不僅僅是晶體管本身帶來額外的發熱量，還包括CPU為了解決信號模糊問題而不得不提高的核心電壓。為此，Intel在其45納米工藝中融合了高介電薄膜（High-K Dielectrics）和金屬門集成電路，有效解決了這場漏電危機。

高介電薄膜解決漏電問題

　　盡管最新的制作工藝還沒有餘地來解決高功耗問題，但是Intel將會在新處理器上推出被稱為『Deep Power Down』的技術，實現更低的C6節電狀態。新的C6狀態可以將處理器的核心電壓降至其所采用制程技術的極限，在該狀態下除了降低處理器核心頻率以外還將會關閉所有的高速緩存。在這種情況下，其功耗非常低，並且將會在新一代 Penryn處理器上得到應用。