多核革命 AMD首席技術官幫你解密CPU[圖]

◎ 內存帶寬的挑戰？

    相對處理器的性能增長速度，內存帶寬的提昇速度相對要低的多。通過提高管線能力，DRAM技術已從根本上改進了自身性能，但這種方法也已經接近其實際極限了。驅動DRAM命令與數據、消化來自DRAM的數據、發送/接收數據以及探測/監控往返於其他芯片間的流量等產生的功耗，正日益成為大量電力消耗的主要原因。

    如果一個CPU最大浮點性能只支持小於0.5GB/s的主內存帶寬，則其在市場中獲得成功的幾率將明顯降低。舉例來說，若希望使用8個核心，且每個核心每個周期可以以3GH頻率速度進行4次浮點操作，則毫無疑問，100GFLOPS（峰值）芯片也非遙不可及，而只能算是合理的中期預期。
另一方面，每個處理器芯片要保持50GB/s的內存帶寬，成本也極為昂貴。即使使用DDR2/3DRAM技術，提供1600MHz（每個64位通道12.8GB/s）的數據傳輸率，則實際上，要保持所期望的內存帶寬水平也將需要很多通道（102.4GB/s峰值帶寬大概需要8個通道），這就意味著至少需要8個DIMM，並需要丟棄類似40個出色的緩存，以實現50%的利用率。（若內存延遲為50ns，則102.4GB/s的延遲帶寬為5120字節，或每64個字節延遲80個緩存線。所以，共需要約40個並發緩存線傳輸，以保持50GB/s的目標帶寬。）

● 總結與結論

    本文的文字與圖例說明，在多核心處理器帶來的巨大機會和挑戰面前，我們纔剛剛開始。AMD最初的前進步伐一直受到技術的限制，只能對系統的整體平衡做有限的提昇，但是，技術的發展趨勢使AMD清楚地看到，未來工藝技術所提供的靈活性將給業界帶來大量機會，使AMD能夠設計出在功耗、性能和成本特性方面有顯著提高的基於微處理器的系統（例如Barcelona和Fusion）。

    對於計算產業而言，通過生產標准化的產品來保持高產量，通過創建種類豐富的產品來提高性能、每瓦性能和性能價格比之間的相互牽制，將成為整個行業的主要挑戰。即使我們試圖保持適度數量的『快速』核心，工藝技術也將支持我們提供超過用戶當前的有效使用能力的核心。這將需要整個產業、學術界和計算機用戶共同合作，開發出新的方法，能夠利用多核心完成『日常』應用，利用片上通信的物理位置實現前所未有的、耦合更為緊密的並行機制。