多核革命 AMD首席技術官幫你解密CPU[圖]

    與操作系統的不兼容

    如上所述，最初，RISCSMP主內存延遲在100個CPU時鍾范圍內，帶寬范圍接近0.4字節/FLOP。該延遲在很大程度上不受CPU數量的限制，同時，可以通過配置不同數量的處理器，調整每個處理器的帶寬。

    在應用領域和每個處理器帶寬間，始終存在著明確的系統相關性，即『緩存友好』型應用領域采用滿處理器負荷裝入SMP，而『高帶寬』領域配置更少的處理器或堅持使用單處理器系統。

    到2000年，RISCSMP中的主內存延遲已經降低了三分之一，而同時CPU頻率也已經提高了3到6倍。隨著單一系統總線轉變為多種NUMA結構，每個處理器的帶寬也變得更為復雜。

    價格趨勢：

    1990年代後期，服務器廠商獲得了長足的進步，能夠使在1990年代初極為成功的系統保持令人滿意的系統平衡屬性。雖然這獲得了高度成功，但是卻在經濟方面代價不菲。其兩大成本來源是：要為這些系統提供片外SRAM緩存和監聽系統總線，以便實現緩存一致性。對於這些系統來說，大量片外SRAM緩存對於這些系統忍受相對較高的內存延遲，並降低對於共享地址和數據總線的帶寬需求至關重要。當英特爾停止使用標准的片外SRAM緩存時，整個市場停滯不前，而SRAM的性價比也無法追隨其他電子組件的下降趨勢。2000年，一個大容量片外SRAM緩存的成本要比處理器的成本高好幾倍。

    但是，對於小型SMP來說，減少共享內存和地址總線也就意味著縮短延遲並提高每個處理器的帶寬，從而可以使用更小的片外SRAM緩存。隨著小RISCSMP與大RISCSMP間的價格/處理器差距進一步拉大，客戶也日益轉向采用小SMP集群取代大SMP。

    『殺手級』處理器的誕生：

    到2000年初，日益商品化、高產量的x86架構的服務器與基於專用RISC架構的服務器相比，已具有絕對的性能優勢，且高產量服務器能夠提供更優越的性價比。轉向小型RISCSMP的趨勢使得向小型x86SMP的遷移也更為簡單。

    2003年，隨著基於AMD64架構處理器的推出，提供了更高的性能和真64位尋址能力及整數算法，這一趨勢獲得了極大的發展動力。英特爾緊隨AMD之後推出了EM64T架構，從而在幾年內，導致了一次聲勢浩大的將絕大多數x86服務器業務從32位遷移至64位硬件的無縫遷移。

    這些趨勢並不能說明客戶對SMP缺乏興趣。他們確實有興趣，但是，這些趨勢可以說明，眾多客戶都對大型SMP系統所提供功能的價格較為敏感。由於價格差異巨大，市場自然會找到如何使用價格更便宜硬件的途徑。

    正如RISCSMP市場最終產生了大量進行並行處理編碼的ISV（在企業與技術計算方面）一樣，多核心x86處理器也將推動更多大型軟件的並行化，並顯著降低目前小型服務器的價格。

    與1990年代的RISCSMP市場不同，如今的多核心處理器不會依賴於片外SRAM緩存，可對其進行配置以避免產生成本高昂的芯片到芯片的相乾性流量（可以通過監聽過濾器，也可以簡單地使用單芯片服務器，例如SunT1/Niagara）。也許除了移動/低功耗設備之外，沒有任何一個通用CPU的競爭者能夠明確地以更低的價格提供更高的x86性能。