萬億級時代來臨?英特爾80核心CPU介紹

　　那麼我們該如何解決這個問題呢?也許你的想法是再加一層分級存儲體系，因為每一層的分級存儲體系(寄存器堆、 L1/L2/L3緩存、主內存、硬盤)都是為了盡快的讓處理器獲取所需的處理數據。所以滿足多核心處理器對數據傳輸需求的最簡單的方法就是在處理器的核心內集成更多的內存，比如4級緩存?

　　但是談到這裡我們又將會遇到一個新的問題，那就是處理器核心是昂貴的，而且如果想要滿足10核心處理器對內存的需要則不是簡單得增強幾M的緩存就可以解決的。那麼INTEL公司打算如何處理呢?這一次INTEL計劃采堆迭模式將處理器的每一個核心一個一個的堆積在一起，此外ITTEL還將會把內存芯片以相同的方式整合至處理器當中去。這樣處理器的核心數量雖然增加了很多，但是核心面積卻不會因此而增加多少。比如在IDF上，英特爾曾經對外展示了核心頻率為3.1 GHz的由於80個核心構成的研究芯片，該芯片的核心面積只有300平方毫米。

　　當把內存集成進處理器核心之內後，將可以極大的提昇內存的帶寬，因為處理器核心與內存是直接連接的。同時內存的延遲也將會因此而大大得降低。雖然處理器核心內集成了內存，但是系統主內存還是需要的，因為INTEL公司估計每一級內存的容量可以達到256M。層次越多，內存的帶寬自然也就越高，這樣充分滿足10核心處理器對內存帶寬的需要也就成為了可能。

　　在一年半之後， Rattner又回來了，不過這一次他帶來了一個新問題，那就是：bus bandwidth。盡管采用堆積方式可以在處理器內放入更多的核心，但是處理器是需要與外部進行數據交流的。而從目前的情況來看處理器FSB技術的發展速度在過去的幾年中一直都非常緩慢。畢竟一塊擁有10核心的處理器除了需要足夠的內存帶寬以外還需要擁有與外界足夠快的數據交換速度。

　　在去年的Intel Developer Forum大會上，INTEL對外展示了一種多功能混合硅激光器。該項技術的核心就是光能夠獲得列好的數據傳輸速度同時功耗也更低，因此這也使得光總線非常適合用於未來的多核心處理器

　　Justin Rattner此次報告的核心部分就是一些有關於INTEL公司Tera-scale項目的一些內容，而當處理器核心采用堆迭模式之後，將能夠滿足未來處理器萬億級數據帶寬的需求。而硅光子設備的成功研發也將可以使得處理器與其它系統之間實現萬億級的I/O互聯。