多核革命 AMD首席技術官幫你解密CPU[圖]

● 回顧在多核心芯片設計中最初開發遇到的問題

    多核心處理器最初的開發在很大程度上要歸功於CMOS光刻印刷工藝的持續進步。眾所周知，隨著CPU 核心的尺寸/帶寬的不斷提昇，很快就會造成投資回報的遞減。所以當核心的尺寸工藝收縮到一個小尺度上後，出於對Die經濟可行性的考慮，制造商通常有如下選擇：生產更小的芯片、增加大量緩存、增加更多核心。

    增加更多內存帶寬的選擇顯然會增加大量處理器芯片之外的成本，包括修改主板（如許多PCB層的改動）、增加DIMM插槽等。由於這些額外成本和插槽不兼容的問題，增加更多內存帶寬將被單獨考慮，與涉及Die尺寸的選項不相關。

 圖一

 圖二

    圖1和圖2顯示了一些與這三個選項相關的性能和性能價格比指標，假定光刻印刷面積縮減30%（即區域縮減50%），支持單核心頻率提高17%，但需要雙核心頻率降低17%（以保持相同的功耗水平）。注意，SPECfp_rate2000基准測試包含14個獨立的測試，它們均單獨建模。這些可以總結為：最小提速、中值提速、幾何平均數提速和最大提速。對於雙核心處理器選項，要同時估算單核心(uni)和雙核心(mp)提速。

    圖一針對三種系統配置進行SPECfp_rate2000性能評估（基於章節1中描述的分析模型），假定光刻面積縮減30%（區域縮減50%），相應地，單核心芯片頻率提高17%，雙核心芯片頻率降低17%。小型芯片的尺寸為參考芯片的½，同時，大緩存和雙核版本擴展到與參考芯片相同的尺寸，且電源需求與參考芯片相同。注意，大緩存情況下的最大提速為+156%，但由於此處的圖形范圍限制而被截斷顯示。

    圖二針對三種系統配置的SPECfp_rate2000/價格評估（基於章節1中描述的分析模型），假定光刻面積縮減30%（區域縮減50%），相應地，單核心芯片頻率提高17%，雙核心芯片頻率降低17%。

    接下來，我們就看看這三方面對於多核處理器的影響。